Modul 1: Laporan Akhir 1

LAPORAN AKHIR 1

Percobaan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

Laporan Akhir 1

1. Jurnal

2. Hardware

3. Video Praktikum

4. Analisa

5. Link Download

1. Jurnal [Kembali]

    

2. Hardware[Kembali]

De Lorenzo

JUMPER

3. Video [Kembali]

 

4. Analisa [Kembali]

1. Analisa pengaruh clock terhadap masing-masing output gerbang logika.

2. Analisa output gerbang logika jika kedua input dihubungkan dengan clock yang sama.

1. 

- Gerbang NOT 

Simbol Gerbang NOT

pada gerbang logika NOT outputnya kebalikan dari inputnya.

- Gerbang OR

Simbol Gerbang OR

pada gerbang logika OR pada saat input bernilai 0(terhubung ke ground) maka outputnya akan mengikuti clock. Namun, pada saat input bernilai 1, outputnya akan berlogika 1.

- Gerbang AND

Simbol Gerbang AND

pada gerbang logika AND pada saat input bernilai 0(terhubung ke ground) maka outputnya akan tetap berlogika 0. Namun, pada saat input bernilai 1, outputnya akan mengikuti clock

- Gerbang XOR

pada gerbang logika XOR pada saat input bernilai 0(terhubung ke ground) maka outputnya akan tetap berlogika 0. Namun, pada saat input bernilai 1, outputnya akan mengikuti clock.

- Gerbang NAND

pada gerbang logika NAND pada saat input bernilai 0(terhubung ke ground) maka outputnya akan tetap berlogika 1. Namun, pada saat input bernilai 1, outputnya akan mengikuti clock.

- Gerbang NOR

pada gerbang logika NAND pada saat input bernilai 0(terhubung ke ground) maka outputnya akan mengikuti gerbang logika NOT. Namun, pada saat input bernilai 1, outputnya akan berlogika 1

- Gerbang X-NOR

pada gerbang logika X-NOR pada saat input bernilai 0(terhubung ke ground) maka outputnya akan mengikuti gerbang logika NOT. Namun, pada saat input bernilai 1, outputnya akan mengikuti clock.

2. 

5. Link Download 

        Download HTML

        Download Rangkaian Percobaan

        Download Video Simulasi Percobaan