Percobaan 2 Kondisi 24
1. Kondisi [kembali]
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=0, B2=CLK.
2. Gambar Rangkaian[kembali]
3.Video Simulasi[kembali]
4.Prinsip Kerja[kembali]
Pada percobaan ini rangkaian dari T Flip Flop yang mana menggunakan J-K Flip-Flop yang kedua inputannya dihubungkan menjadi satu. Dapat dilihat bahwa B1 menuju ke kaki S dengan logika 0 sementara untuk kaki R dengan logika 1. Dan untuk J-K itu terhubung ke VCC sumber sehingga juga berlogika 1, untuk B2 itu dalam kondisi terhubung ke clock dimana karakteristik clock itu sendiri togle. Output yang didapat pada rangkaian ini adalah Q=1 Q'=0 , sesuai dengan tabel kebenaran ini merupakan kondisi Reset yaitu diulang atau dihapus ke nol
Tidak ada komentar:
Posting Komentar