Modul 4 : Laporan Akhir 1

LAPORAN AKHIR 1

Percobaan 1



1. Jurnal
[Kembali]



2. Hardware[Kembali]



De Lorenzo


JUMPER



3. Rangkaian [Kembali]
 



4. Video [Kembali]




5. Analisa [Kembali]

1. Analisa Output yang dihasilkan tiap tiap kondisi?
a) Pada kondisi pertama, didapatkan register geser jenis SISO (Serial In Serial Out), inputnya dimasukkan secara satu-satu/bergeseran dan outputnya juga secara satu-satu.
b) Pada kondisi kedua, didapatkan register geser jenis SIPO (Serial In Parallel Out), inputnya dimasukan secara satu-satu dan outputnya secara bersamaan/serentak.
c) Pada kondisi ketiga, didapatkan register geser jenis PISO (Parallel In Serial Out), inputnya dimasukan secara bersamaan dan outputnya secara satu-satu.
d) Pada kondisi keempat, didapatkan register geser jenis PIPO (Parallel In Parallel Out), inputnya dimasukan secara bersamaan dan outputnya juga secara bersamaan.


2. Jika gerbang AND pada rangkaian di hapus, sumber clock dihubungkan langsung ke Flip flop, bandingkan output yang didapatkan?
Jika gerbang logika AND pada rangkaian dihapuskan, maka untuk ourputnya akan tetap sama. Karena pada rangkaian input pada gerbang logika AND adalah clock dan diberi switch 7, dimana input clock akan mempengaruhi output dari gerbang logika AND. Sehingga outputnya akan berubah-ubah mengikuti clock.


6. Link Download 

Tidak ada komentar:

Posting Komentar